



BÀI THỰC HÀNH SỐ 1

I. Mục tiêu

Trong bài thực hành này, sinh viên sẽ thực hành sử dụng mô hình cấu trúc hoặc lệnh **assign** (continuous assignment) và cách gọi module theo thứ bậc để thiết kế các mạch tổ hợp/ tuần tự


II. Chuẩn bị thực hành

- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bị được tính vào điểm bài báo cáo của Lab.


III. Nội dung thực hành

Câu 1.

a) Thiết kế bộ Mux_2to1 1-bit:




a) Thực hiện bộ Mux_5to1 1-bit từ các Mux_2to1_bit





b) Thiết kế bộ Mux_5to1_3-bit




Yêu cầu:

Thực hiện mô phỏng với Vector Waveform cho mạch Mux_5to1 trên


Câu 2.

- a) Hiện thực bộ Decoder cho Led 7 đoạn (7-segment) có chức năng giải mã giá trị nhị phân 3 bit thành các kí tự hiển thị lên led 7 đoạn như trong bảng sự thật bên dưới.



Tín hiệu nhập là ba bit c_2, c_1, c_0 nối vào các SW[17:15]. Tín hiệu xuất ra led 7 đoạn HEX0[6:0]

- b) Kết hợp với mạch trong câu a và mạch trong câu 3 để thiết kế mạch sau:





Chọn lựa các giá trị Switch SW[14:0] thích hợp để HEX0 hiển thị lần lượt các chữ H, E, L, L, O khi chuyển các switch SW[17:15].

c) Sử dụng thêm các HEX4, HEX3, HEX2, HEX1 và HEX0 để hiển thị mạch theo bảng sau:

SW ₁₇ SW ₁₆ SW ₁₅	Character pattern				
	HEX4	HEX3	HEX2	HEX1	HEX0
000	H	E	L	L	O
001	E	L	L	O	H
010	L	L	O	H	E
011	L	O	H	E	L
100	O	H	E	L	L


d) Sử dụng hết 8 Led 7 đoạn trên KIT DE2 để thiết kế mạch hiển thị theo bảng sau

SW ₁₇ SW ₁₆ SW ₁₅	Character pattern							
	H7	H6	H5	H4	H3	H2	H1	H0
000				H	E	L	L	O
001			H	E	L	L	O	
010		H	E	L	L	O		
011	H	E	L	L	O			
100	E	L	L	O				H
101	L	L	O				H	E
110	L	O				H	E	L
111	O				H	E	L	L


Yêu cầu: Nạp kit kiểm tra kết quả

Câu 3.


a) Thực hiện mạch D-latch có sơ đồ như sau:



b) Sử dụng D-latch trong câu a để thiết kế D-Flipflop kích cạnh lên theo dạng Master-Slave có sơ đồ như sau:



- c) Thực hiện mạch bên dưới, gồm 3 thành phần lưu trữ khác nhau: 1 D latch, một D-flipflop kích cạnh lên, một D-flipflop kích cạnh xuống.



Yêu cầu: Kiểm tra mạch bằng mô phỏng Vector Waveform các bài đã thiết kế.

Lưu ý: SV sử dụng mô hình cấu trúc hoặc dùng phép gán Continuous assignment (**assign**) khi làm các bài tập trên. Không dùng phép gán Procedural assignment và cấu trúc **always**.

TÀI LIỆU THAM KHẢO

Digital_Loic lab của **Altera**.